上图显示在 32 层的 3D 工艺之下，约较传统 2D 平面工艺成本增加约 2 倍，而在64 层的情况之下，根据美光所做的计算，同样晶圆的成本约增加 5 倍，而这也是加计良率之后的试算结果，而在良率改善之后，单片晶圆可用的切割率也会增加，每单位容量成本还会进一步下降。

另外，3D 堆叠通常使用较落后的工艺，比如说 32nm 或 28nm 工艺，一来成本较低，二来闪存的晶格可以维持在较合理的厚度，对提升闪存的使用寿命有著显而易见的好处。

若以正常可用良率计算，32 层开始的闪存成本将逐渐与平面工艺的闪存拉开差距，而随着层数的增加，成本差距也会越来越大。当然，32 层以后的良率其实非常难以提升，当初三星等闪存厂商在 64 层工艺上为了提升良率，花了将近两年的时间，由于良率低，为了满足客户的订单需求，就必须通过大量生产来弥补良率的不足，造成硅晶圆的不正常消耗（闪存使用的硅晶圆占所有芯片制造应用的将近 4 成），这也是导致硅晶圆自 2016 下半年开始缺货涨价的主要原因之一。